Digital Clock – FPGA(01 프로젝트 생성)

오늘 짰던 Digital_Clock Verilog Code를 FPGA로 굽는 작업을 했다.

기억하기 좀 복잡해서 복습하면서 모든 사진을 다 찍었다. ㅋㅋ

일단 보자! (너무 길어서 파트별로 짤랐당ㅠㅠ)

 

나는 Xilinx ISE 10.1 버전을 사용했다.

이 것을 사용하면서 좀 어이없었던 것은 소스가 다 맞는데도 synthesize가 되지 않았다는 것이다.

(자꾸 알 수 없는 오류가 생겼다.)

그래서 프로젝트를 다시 생성했더니 잘 되더라…. 옆에 나를 가르쳐주던 형한테 물어보니…

원래 그런다더라ㅋㅋ 꼬물ㅋㅋ

암튼 위 그림처럼 먼저 프로젝트를 생성한다. 그리고 Next 클릭

 

위 그림은 프로젝트를 생성할 때 우리의 보드 정보를 입력해주는 곳이다. 나는 Sprtan3를 사용하고 XC3S200을 사용하기 때문에 위처럼 설정하고 Next를 클릭하자.

 

위 세 그림은 별로 설정할 것이 없다. 그냥 next, next 클릭하면 끝!

프로젝트 생성 완료!