Digital Clock – FPGA(02 소스추가)

프로젝트를 생성했으면 소스를 추가 해야지ㅋ

아래에 있는 VerilogHDL소스가 원본이기 때문에 알아서 컴파일 해보도록.

아무튼 에러없이 잘 작동하는 Verilog코드가 있다면 바로 FPGA에 구울 수 있다.

일단 소스를 추가 해줘야겠지? 작성된 소스를 Add 시킬 수도 있지만 난 New Source를 하겠다.

 

우리는 Verilog 코드를 쓸것이기 때문에 Verilog Module을 선택한다. 이름은 맘대로 하고~

 

포트 설정 페이지인데 아직 할 필요 없다 그냥 Next~

 

코드 파일이 생성되었다. 이제 이 파트의 마지막 단계다.

 

마지막 단계는 당연히 코드를 써넣는 거겠지? 아래 소스가 있으니 쉽게 할 수 있을 듯 하다.