Digital_Clock TestBench

한 페이지에 소스 두개 안올라간다 -_-;

어쩔 수 없이... 두개의 페이지에ㅋㅋㅋ

wire [3:0] anode; wire [7:0] seven; DigitalClock clock( rst, clk, anode, seven); initial begin clk = 0; rst = 0; #10 rst = 1; #10 forever #20 clk = !clk; end initial $monitor( $stime, clk, rst, anode, seven ); endmodule